Implantation d'algorithme de filtrage numérique sur FPGA(réseau de portes programmables)

• Dédicaces
  
• Remerciements
  
• Introduction
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·1
  
• Chapitre I : Langage de Description Matériel VHDL
  
• Introduction
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  ·
  
  • I.2- Historique
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·2
    
• Chapitre II : Les filtres numériques
  
  • II.6.2-L'équation aux differences du filtre RIF
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    ·
    · 2
    
• INTRODUCTION Générale
  
  • I.3.1. Avantages
    
  • I.4. Les principes du langage VHDL
    
    • Figure I.2 un multiplexeur 2 voies vers 1
      
    • I.4.1. Déclaration des bibliothèques
      
    • I.4.2. L'entrée de la boîte noire : Entité
      
    • a et b sont les entrées du multiplexeur et s sa sortie.
      
    • I.4.3. Le fonctionnement interne : Architecture
      
  • I.5. Les instructions du langage
    
    • I.5.1. Les instructions concurrentes
      
    • I.5.2. Les instructions séquentielles
      
    • I.6.1. le logiciel de Modelsim dans le flot de synthèse
      
  • Figure I.5 : Barre d'outils I.7. Modélisation des FPGA
    
    • I.7.1. Les circuits FPGA
      
    • I.7.2. Structure des FPGA :
      
    • Figure I.5 : structure générale d'un circuit FPGA
      
    • I.7.3. Les ressources de FPGA :
      
      • A. De blocs logiques ou éléments logiques
        
      • B. De réseaux d'interconnexions
        
  • I.8. Conclusion
    
  • I.13. Caractéristiques des filtres numériques
    
    • II.5.1 La réponse impulsionnelle
      
    • II.5.2 Principe de stabilité
      
    • II.5.3 L'équation aux différences (récurrence)
      
    • II.5.4 la fonction de transfert d'un filtre numérique
      
  • I.14. Les types de filtre numérique
    
    • II.6.1 Les filtres à réponse impulsionnelle finie (RIF)
      
    • II.6.2 l'équation aux différences de filtre RIF
      
  • I.15. Structure de base des filtres numériques du type RIF
    
    • II.7.1 Forme directe
      
    • II.7.2 Structure symétrique
      
  • I.16. Caractéristiques du filtre numérique RIF
    
  • I.17. Conclusion
    
  • III.1 Introduction
    
  • III.2. Méthode avec structure parallèle
    
    • III.2.1. Filtre RIF du 1er ordre :
      
      • a) Structure
        
      • b) Exemple :
        
      • c) Simulation et interprétation :
        
    • III.2.2 Filtre FIR d'un ordre :
      
      • a) Structure
        
      • b) Simulation et Interprétation :
        
    • III.2.3 Filtre FIR du 3ème ordre :
      
  • III.3. Filtre d'ordre N avec la méthode de boucle :
    
    • II.3.1 Simulation et Interprétation :
      
  • III.4 Synthèse et implémentation
    
  • III.4. Conclusion
    
• Conclusion Générale