III.3. Filtre d'ordre N avec la méthode de
boucle :
Le but de cette méthode est d'avoir une description VHDL
générique, qui peut être utilisée
avec n'importe quel système, où il suffit
simplement de fixer les paramètres génériques lors de
l'instanciation de cette entité.
La figure III.13 donne un aperçu de la manière
dont le filtre d'ordre N est décomposé pour permettre sont
implantation en VHDL. Une mémoire est déclarée pour
sauvegarder les N coefficients que le filtre utilise lors de son
exécution. Une pile FIFO est l'élément important de cette
réalisation, c'est elle qui permet de faire des calculs en boucle ; de
multiplication et
d'addition.
Les coefficients X(n)
Reg
Reg
Reg
Reg
MUX
Coeff(N-1)
Coeff(2)
Coff(1)
Ceff(0)
MUX
ACCU
Y(n)
Figure III.13 : Bloc diagramme d'un filtre N
ordre
A cause des exigences du langage VHDL ; plusieurs
manipulations sur les signaux internes sont effectuées, de ce fait le
signal de sortie doit mis en forme pour le rendre compatible avec le reste du
système. Par exemple, il faut éliminer les bits en surplus pour
avoir les 8 bits utile du filtre.
II.3.1 Simulation et Interprétation :
Pour tester ce filtre nous aurons plusieurs configurations du
filtre lui-même et plusieurs configurations des testbenchs. Nous allons
utiliser les méthodes déjà validées au cours de ce
travail en les adaptant à ce nouveau filtre.
Au cours de ces simulations nous serrons limité à
des bus internes de largeur de 32 bits, ceci est restreint pas le logiciel de
simulation ModelSim SE 6.3f
1ère simulation
Avec les paramètres suivants nous avons les
résultats de simulation de la figure III.14 :
· Horloge : 50 ns
· Nombre de coefficient : 4
· Largeur des données : 8 bits
· Pas de comptage : 10
Soit un cosinus d'une fréquence de 100 khz
Figure III. 14 : Résultats de simulation
d'un filtre d'ordre 4 à 8bits
Pour voir un lissage de signal il faut que les coefficients
soient égaux avec un nombre petit
par rapport à la valeur maximum de signal
traité.
2ème simulation
Avec les paramètres suivants nous avons les
résultats de simulation de la figure III.15 :
· Horloge : 100ns
· Nombre de coefficient : 8
· Largeur des données : 4 bits
Soit un signal triangulaire d'une fréquence de 320 khz
Figure III.15 - Résultats de simulation
d'un filtre d'ordre 8 à 4bits
| 
