III.4. Conclusion
Dans ce dernier chapitre, nous avons essayé de
réaliser un filtre RIF selon les concepts
qu'on a étudié dans le chapitre deux. Nous avons
réussi a développé plusieurs filtres, qui varient selon
leur architecture, performance et capacité de traitement.
Enfin nous avons développé une description VHDL
qui traduit le fonctionnement du filtre RIF avec un ordre quelconque, et une
précision de traitement générique ; que l'utilisateur
final du code peut choisir suivant ses besoins. Dans la dernière
section, nous avons implémenté se filtre RIF sur un FPGA de la
famille Xilinx.
| 
