4.2.10.1 Principe d'une liaison série asynchrone
4.2.10.2 La norme RS232 4.2.10.2.1
Caractéristique
4.2.10.2.2 Protocole de transmission
4.2.10.2.3 Port RS232
4.3 Choix du matériel
4.3.1 Microcontrôleurs 4.3.2 FPGA
4.4 La carte SPARTAN-3[3]
4.4.1 Développement d'une application sur
SPARTAN-3
4.5 VHDL [6]
4.5.1 Présentation
4.5.2 Unité de conception 4.5.3 Synthèse de
circuits
4.6 Interface graphique
4.6.1 Visual Basic [5]
4.7 Conclusion
Chapitre 5. Implémentation du code en VHDL et test de
l'instrument. 65
5.1 Introduction
5.2 Configuration de la carte SPARTAN-3
5.3 La communication entre PC et SPARTAN-3
5.3.1 Le module top
5.3.2 Module Gen_UART_Clk 5.3.3 Module baud_converter 5.3.4
Module d'Emission
5.3.5 Module de Réception
5.3.6 Simulation de Vérification
5.4 Interface graphique
5.4.1 Test de l'Emission et de la Réception
5.4.2 Vitesse de transmission 5.4.3 Réalisation du
VOR/ILS
5.5 Réalisation pratique du test du KI214
5.5.1 Etapes de test
5.6 Conclusion
Conclusion générale 80
Bibliographie 81
Annexe 82
Liste des figures
Figure 3-1 : Tableau de bord
d?avion. 41
Figure 3-2 : Indicateur compas
magnétique. 42
Figure 3-3 : Indicateur
Altimètre. 42
Figure 3-4 : Indicateur
Anémomètre 43
Figure 3-5 : Principe de
l?Anémomètre. 43
Figure 3-6 : Indicateur
Gyrocompas. 44
Figure 3-7 : Indicateur Horizon
artificiel. 44
Figure 3-8 : Indicateur de
virage. 45
Figure 3-9 : Indicateur ADF.
45
Figure 3-10 : Indicateur VOR
46
Figure 3-11 : Indicateur VOR/ILS
(ICI 214) 47
Figure 3-12 : Indicateur QDR
47
Figure 3-13 : Principe du VOR
48
Figure 3-14 : Schéma
Synoptique de l?équipement de bord. 48
Figure 3-15 : Exemple de
position du LOCALIZER 49
Figure 3-16 : Diagramme de
rayonnement. 49
Figure 3-17 : Diagramme de
rayonnement. 50
Figure 4-1 : Schéma
général. 52
Figure 4-2 : Structure
générale. 53
Figure 4-3 : Module de commande
et de contrôle. 53
Figure 4-4 : Module de
l'Emission. 54
Figure 4-5 : Module de la
Réception. 54
Figure 4-6 : Module de la
commande baud 55
Figure 4-7 : Module de
décodage du protocole. 55
Figure 4-8 : Forme de la trame
à décoder. 56
Figure 4-9 : Module de
génération de l'erreur. 56
Figure 4-10 : Module de
sélection de la commande. 56
Figure 4-11 : Module de la bonne
réception. 57
Figure 4-12 : Format d'une
donnée série. 58
Figure 4-13 : Connecteur type DB
9. 58
Figure 4-14 : L'architecture
générale du FPGA. 60
Figure 4-15: La carte SPARTAN-3.
61
Figure 4-16 : Etapes de
développement d'une application. 62
Figure 4-17 : Etapes de
synthèse d'un circuit avec VHDL 63
Figure 5-1 : Câblage des
diverses composantes. 66
Figure 5-2 : Module du TOP.
68
Figure 5-3 : Le module
Gen_UART_Clk. 68
Figure 5-4: Simulation du module
Gen_UART_Clk. 69
Figure 5-5: Module
Baud_converter 69
Figure 5-6 : Module d'Emission
70
Figure 5-7 : Simulation de
l'Emission. 71
Figure 5-8 : Module de
Réception. 71
Figure 5-9 : Simulation du
module de réception. 71
Figure 5-10 : Simulation du
module top. 72
Figure 5-11 : Interface
Emission-Réception. 72
Figure 5-12
Emission-Réception avec Variation du baud. 73
Figure 5-13 : Indicateur KI214.
74
Figure 5-14 : Liste des valeurs
de Bauds autorisées. 74
Figure 5-15 : Interface
graphique. 75
Figure 5-16 : Schéma du
câblage de la carte SPARTAN-3. 75
Figure 5-17 : PINs de
l?indicateur KI214. 76
Figure 5-18 : Connexion
SPARTAN-3/Indicateur KI214. 76
Figure 5-19 : Etat initial de
l?instrument KI214. 78
Figure 5-20 : Boutons de
commande de l?instrument 78
La seconde partie portera sur la conception d'une solution
adéquate à la procédure de
| 
