2.4.3 Consommation de la puissance
Il existe plusieurs types de consommation de puissance, dont
essentiellement, les types suivants :
2.4.3.1 Consommation due aux courts circuits
Ce type de consommation était pertinent avec
d'anciennes technologies de semi-conducteurs, notamment les technologies NMOS
et pseudo-NMOS. Ce problème a été largement résolu
grâce au développement d'une nouvelle technologie, la technologie
CMOS.
Sans entrer dans les détails, un circuit destiné
aux technologies NMOS et pseudo-NMOS se base sur deux parties : une partie qui
charge la capacité au noeud de sortie de la porte logique (c'est le `1'
logique) et une autre partie qui peut décharger cette capacité
(c'est le `0' logique). Dans ces deux technologies, la charge de la
capacité est assurée par un transistor toujours
conducteur (c'est le transistor de charge). Ainsi, s'il ne peut exister un
chemin par lequel transiterait le courant du noeud de sortie de la porte vers
la masse, cette porte réaliserait le `1' logique. Par contre, s'il est
possible de décharger la capacité (ayant pour noeuds
d'extrémités la sortie de la porte et la masse) à travers
un ou plusieurs chemins vers la masse, on réaliserait alors le `0'
logique. Supposons qu'on injecte au circuit un vecteur de signaux
d'entrée tel qu'il soit possible de décharger la capacité.
Fonctionnellement, le circuit est correct puisqu'il réalise la fonction
désirée. Néanmoins, après la réalisation de
cette fonction (obtenir le `0' logique), il y'aura une dissipation
d'énergie inutile du fait que ce circuit n'est plus utilisé. En
effet, ce dernier vecteur de signaux va assurer au moins un chemin du noeud de
sortie de la porte vers la masse. Comme le transistor de charge est toujours
passant, il y'aura alors le passage d'un courant de l'alimentation vers la
masse. Ce courant est appelé courant de court circuit et rend
ces deux technologies inintéressantes à cause de la forte
dissipation d'énergie qu'elles engendrent.
La technologie CMOS (Complementary Metal Oxide Semi
Conductor) a été une astuce qui repose sur le fait de ne pas
permettre aux deux parties (celles assurant la charge et la décharge de
la capacité de sortie) d'être fonctionnelles en même temps.
Ceci, grâce à la réalisation:
- de la partie ?évaluation? (maintenir la
capacité dans son état ou la décharger) par des
transistors NMOS (transistors MOS à canal N où la conduction est
assurée par des électrons) et
- de la partie ?charge? (charger éventuellement la
capacité) par un ensemble complémentaire
constitué de transistors PMOS (transistors MOS à canal P
où la conduction est assurée par des trous qui sont des charges
positives)
Ainsi, théoriquement, il ne pourra jamais exister un
chemin de l'alimentation vers la masse, d'où l'élimination des
courts circuits (en pratique, un faible courant de court circuit peut se
former, mais durant une très courte durée, puis s'annule : cette
durée concerne la transition d'un ou de plusieurs signaux
d'entrée vers d'autre(s) valeurs()). Afin d'expliquer clairement, et
brièvement, cette technologie encore utilisée actuellement,
considérons deux circuits simples :
- l'inverseur :
Comme son nom l'indique, sa fonction est d'inverser
l'entrée. Sa table de vérité est la suivante :
|
Entrée (A)
|
Sortie (S)
|
|
0
|
1
|
|
1
|
0
|
Son implémentation en technologie CMOS est comme il est
indiqué dans la figure 2.1.
Rappelons brièvement, sans entrer dans les
détails électriques, que le transistor NMOS est passant
(bloqué) lorsque son entrée est au ?1? (?0?) logique. Par contre,
le transistor PMOS est passant (bloqué) lorsque son entrée est au
?0? (?1?) logique. Ces deux transistors sont donc complémentaires et ne
peuvent être conducteurs en même temps. Ainsi, comme l'indique la
figure 2.1, il ne pourrait exister un chemin de l'alimentation Vdd
vers la masse Vss, d'où l'inexistence d'un courant de court
circuit.
Vdd
Transistor P
A
S
Vss
Figure 2.1. Inverseur dans la technologie CMOS
- une fonction quelconque :
Considérons la fonction F= NOT (A and (B or C)). Sa table
de vérité est la suivante :
|
Entrées
|
Sortie
|
|
A
|
B
|
C
|
F
|
|
0
|
0
|
0
|
1
|
|
0
|
0
|
1
|
1
|
|
0
|
1
|
0
|
1
|
|
0
|
1
|
1
|
1
|
|
1
|
0
|
0
|
1
|
|
1
|
0
|
1
|
0
|
|
1
|
1
|
0
|
0
|
|
1
|
1
|
1
|
0
|
Sa réalisation en technologie CMOS est comme il est
indiqué dans la figure 2.2.
B
C
F
A
A
B
C
Figure 2.2. Fonction F= A . (B+C) en technologie CMOS
Notons que dans la partie NMOS, le transistor A est en
série avec le groupe qui est constitué des transistors B et C,
qui eux, sont en parallèle. Dans la partie PMOS, il est
impératif, pour que le circuit assure la fonctionnalité
désirée, que les transistors en parallèle (en
série) dans la partie NMOS soient en série (en parallèle)
dans la partie PMOS. Le lecteur vérifiera que le circuit indiqué
dans la figure 2.2 fonctionne conformément à la table de
vérité précédente. En outre, il vérifiera
qu'il ne peut exister un chemin entre Vdd et
Vss, et ce, quelles que soient les valeurs affectées aux signaux
d'entrée A, B et C. Ainsi, cette technologie, combinée avec
d'autres techniques de conception (qui sortent du cadre de ce travail)
permettent de rendre quasi nuls les courants dus aux courts circuits.
| 
