ANNEXE
Afin de pouvoir effectuer les calculs d'addition, de
soustraction, de multiplication et de division entre les différents
signaux dans le système, il est nécessaire de représenter
chaque nombre réel en une forme binaire normalisée unique qui
traduit sa valeur.
Dans ce projet, la représentation des nombres réels
sera selon le format IEEE 754-1985 où un nombre V est
représenté en virgule flottante sur 32 bits par la manière
suivante :
1 bit pour le signe ;
8 bits pour l'exposant ; 23 bits pour la mantisse.
31 22 0
exposant mantisse
signe
i 22
1 2 1 2
r r r
( 127) 23
31 23
× ×
2 i
i
i 0 i
7
Et ainsi V=
80
i0
Le zéro, l'infini et le nombre indéterminé
seront représentés en une notation spéciale : Si e=255 et
m?0 alors V est NaN (indéterminé)
Si e=255 et m=0 alors V est (-1)s8
Si e=0 et m=0 alors V=(- 1 )s 0
On présente ci-après le schéma RTL de
l'opérateur d'addition et un diagramme décrivant
l'opération de multiplication.
81
Schéma au niveau RTL d'un additionneur de deux nombres
représentés en virgule flottante.
Diagramme de l'opération de multiplication de deux
nombres représentés en virgule flottante
| 
