LISTE DES FIGURES
Figure 1.1 : Schéma de fonctionnement
d'un système biométrique
Figure 1.2 : Relation entre TFA et TFR
Figure 1.3 : Applications biométriques
Figure 1.4 : Empreintes digitales acquises par
un capteur optique
Figure 1.5 : Deux types de minuties les plus
utilisés dans la littérature
Figure 1.6 : Conception un système
biométrique sur les empreintes digitale Figure 1.7 :
Six classes des empreintes digitales
Figure 1.8 : Processus d'extraction des
minuties
Figure 1.9 : Le champ d'orientation d'une image
d'empreintes digitales Figure 1.10 : Six classes d'empreintes
digitales
Figure 1.11 : Reconnaissance de visage
Figure 1.12 : Image d'Iris
Figure 1.13 : Schéma de traitement des
données biométriques
Figure 2.1 : Circuit effectuant la somme de deux
bits A et B
Figure 2.2 : Représentation
schématique d'un additionneur complet
Figure 2.3 : Schéma logique d'un
additionneur complet
Figure 2.4: Somme en série
nécessite un seul additionneur complet, 3 registres et une
bascule D
Figure 2.5 : Au début de l'addition la
bascule est mise à zéro et les termes sont
chargés dans les registres A et B
Figure 2.6 : Le premier résultat
partiel est stocké dans le premier étage du registre S et les
termes sont décalés d'un cran vers la droite dans les registres A
et B
Figure 2.7: A la fin de l'addition, le contenu
du registre S indique le résultat de la somme et l'état de la
bascule indique la retenue
Figure 2.8: Le registre A peut aussi servir pour
stocker le résultat de la somme
Figure 2.9: Circuit de somme en parallèle
avec retenue série
Figure 2.10: Schéma synoptique d'un
additionneur 4 bits à retenue anticipée
Figure 2.11 : Schéma logique montrant le
calcul de C1
Figure 2.12 : Brochage (a) et schéma
logique (b) du circuit intégré
Figure 2.13 : Mise en cascade de 2 additionneurs
de 4 bits Figure 2.14 : représentation d'un afficheur
sept
Figure 2.15 : Affichage des chiffres (0 à
9)
Figure 2.16 : Affichage avec queue et sans queue
de 6 et 9 Figure 2.17 : Point décimal(DP)
Figure 2.18 : Afficheurs à anode commune
et à cathode commune
Figure 2.19 : représentation d'un
affichage multiple Figure 2.20 : Affichage multiple
Figure 2.21 : Schéma bloc du NE555
Figure 2.22 : Schéma du multivibrateur
astable Figure 2.23 : Bascule bistable
Figure 2.24 : Le schéma du temporisateur
à base du NE555
![](Conception-et-realisation-dun-systeme-de-vote-electronique-pour-le-parlement-cas-du-senat-c8.png)
Figure 2.25 : Décodeur BCD vers 7
segments
Figure 2.26: Schéma logique d'un
décodeur BCD/7SEG.
Figure 3.1 : Schéma du capteur de vote
sans capteur d'empreinte digitale Figure 3.2 :
Présentation du boitier de vote
Figure 3.3 : Additionneur à 8 bits
(mise en cascade de deux circuits 7483) Figure 3.4 : le
schéma bloc complet de notre système de vote électronique
Figure 3.5 : Bascule bistable
Figure 3.6 : Schéma de la maquette
réalisée
Figure 3.7 : schéma d'un
régulateur de tension
Figure 3.8 : pont de Graëtz
Figure 3.9: Redressement double alternance
Figure 3.10: structure fonctionnelle
complète du convertisseur statique Figure 3.11 :
Schéma complet de l'alimentation du système de vote
Figure A1 : Schéma général d'une
alimentation avec régulateur de tension Figure A2 :
Présentation des régulateurs fixes positifs et
négatifs.
Figure A3 : Schéma d'application du
LM317T.
Figure A4 : Différents modèles de
dissipateurs à boulonner pour boîtier TO220. Figure
A5 : Schéma complet d'une alimentation variable "de
qualité" autour d'un LM317T.
![](Conception-et-realisation-dun-systeme-de-vote-electronique-pour-le-parlement-cas-du-senat-c9.png)
|